快科技12月8日音问，博通发布了全新打造的3.5D XDSiP封装平台，有益面向超高性能的AI、HPC惩办器，最高支撑6000泛泛毫米的芯单方面积。

这止境于梗概八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202，后者面积为744泛泛毫米。

博通3.5D XDSiP使用了台积电的CoWoS-L封装技能，交融2.5D集成、3D封装，是以叫3.5D。

它不错将3D堆栈芯片、网罗与I/O芯粒、HBM内存整合在通盘，组成系统级封装(SiP)，最大中介层面积4719泛泛毫米，梗概止境于光罩面积的5.5倍，还不错封装最多12颗HBM3大要HBM4高带宽内存芯片。

为了收尾最高性能，博通提出分离瞎想不同的揣度芯粒，然后遴荐F2F濒临面的措施，借助羼杂铜键合(HCB)，将不同的芯粒堆叠在通盘。

其中的要道在于使用无隆起HCB将表层Die与底层Die堆叠在通盘，不再需要TSV硅通孔。

这样作念的刚正相称多：信号流畅数目加多梗概7倍，信号走线更短，互连功耗裁减最多90％，最大化裁减蔓延，堆叠愈加纯真。

博通盘算推算运用3.5D XDSiP封装为Google、Meta、OpenAI等瞎想定制化的AI/HPC惩办器、ASIC芯片，并提供丰富的IP，包括HBM PHY、PCIe、GbE以至是全套芯粒决策、硅光子技能。

这样一来，客户不错专心瞎想其惩办器的最中枢部分，即惩办单位架构，无需洽商外围IP和封装。

博通瞻望首款居品将在2026年推出。

【本文范围】如需转载请务必注明出处：快科技

职守裁剪：上方文Q

著述实质举报

]article_adlist--> 　　声明：新浪网独家稿件，未经授权辞让转载。 -->